Sveučilište u Zagrebu Fakultet organizacije i informatike Katedra za informatičke tehnologije i računarstvo
Citirajte ovaj rad
Rupčić, L. (2014). Arhitektura RISC procesora (Završni rad). Varaždin: Sveučilište u Zagrebu, Fakultet organizacije i informatike. Preuzeto s https://urn.nsk.hr/urn:nbn:hr:211:196624
Rupčić, Leo. "Arhitektura RISC procesora." Završni rad, Sveučilište u Zagrebu, Fakultet organizacije i informatike, 2014. https://urn.nsk.hr/urn:nbn:hr:211:196624
Rupčić, Leo. "Arhitektura RISC procesora." Završni rad, Sveučilište u Zagrebu, Fakultet organizacije i informatike, 2014. https://urn.nsk.hr/urn:nbn:hr:211:196624
Rupčić, L. (2014). 'Arhitektura RISC procesora', Završni rad, Sveučilište u Zagrebu, Fakultet organizacije i informatike, citirano: 20.10.2024., https://urn.nsk.hr/urn:nbn:hr:211:196624
Rupčić L. Arhitektura RISC procesora [Završni rad]. Varaždin: Sveučilište u Zagrebu, Fakultet organizacije i informatike; 2014 [pristupljeno 20.10.2024.] Dostupno na: https://urn.nsk.hr/urn:nbn:hr:211:196624
L. Rupčić, "Arhitektura RISC procesora", Završni rad, Sveučilište u Zagrebu, Fakultet organizacije i informatike, Varaždin, 2014. Dostupno na: https://urn.nsk.hr/urn:nbn:hr:211:196624